嵌入式DSP访问片外SDRAM的低功耗设计方案
DSP受限的片内存储器容量往往使得设计人员深感捉襟见肘，特别是在数字图像处理、语音处置等应用于场合，必须有高速大容量存储空间的强力反对。因此，必须外接存储器来拓展DSP的存储空间。 在基于DSP的嵌入式应用中，存储器系统渐渐沦为功耗的主要来源。 例如Micron公司的MT48LC2Mx32B2-5芯片，在读取时功耗仅次于可以抵达924mW，而大部分DSP的内核功耗相比之下大于这个数值。如TI的TMS320C55x系列的内核功耗意味着为0.05mW／MIPS。
DSP受限的片内存储器容量往往使得设计人员深感捉襟见肘，特别是在数字图像处理、语音处置等应用于场合，必须有高速大容量存储空间的强力反对。因此，必须外接存储器来拓展DSP的存储空间。 在基于DSP的嵌入式应用中，存储器系统渐渐沦为功耗的主要来源。
例如Micron公司的MT48LC2Mx32B2-5芯片，在读取时功耗仅次于可以抵达924mW，而大部分DSP的内核功耗相比之下大于这个数值。如TI的TMS320C55x系列的内核功耗意味着为0.05mW／MIPS。所以说道，优化存储系统的功耗是嵌入式DSP极其重要的设计目标。
本文主要以采访外部SDRAM为例来解释减少外部存储系统功耗的设计方法。 1SDRAM功耗来源 SDRAM内部一般分成多个存储体，通过行、佩地址天内适配，系统地址总线对有所不同存储体内有所不同页面的明确存储单元展开传输速率。SDRAM每个存储体有2个状态，即激活状态和重开状态。
在一次读写访问完后，保持存储体激活状态称作对外开放的页策略（open-pagepolicy），页面寄存器中留存早已关上的行地址，直到它被迫被重开，比如要继续执行创下命令等；采访完后重开存储体称作堵塞的页策略（close-pagepol-icy）。 为了更佳地要求自由选择哪种策略，必须熟知SDRAM功耗的特点。
SDRAM的功耗主要有3个来源：转录重开存储体、读取和创下。在大部分程序中，转录重开存储体引发的功耗占到造访遗操作者的总功耗的一半以上。图1得出了对同一SDRAM行展开读取时，使用对外开放的页策略和堵塞的页策略的功耗较为（假设转录重开存储体一次消耗功耗为1），经计算出来由此可知，若倒数的几个读写操作在同一行，使用对外开放的页策略可以节省功耗。
图1对外开放的页策略和堵塞的页策略的功耗较为 根据上面临SDRAM功耗的特点的分析由此可知，尽量减少转录／重开存储体引发的可选功耗支出，是优化SDRAM存储系统功耗的显然，另外无法忽略仍然正处于激活状态的存储体带给的功耗。 2采访SDRAM的低功耗优化设计方案 为更佳的管理外部SDRAM，大部分嵌入式DSP片上构建和外部存储器的模块EMIF（ExternalMemoryInterface），DSP的片内设备通过EMIF采访和管理存储器。由EMIF将对同一讫的读取尽可能归并到一起展开，增加转录／重开存储体引发的可选功耗支出。
图2为基于总线监测的读取裁并设计方案的框图。 图2基于总线监测的读取裁并设计方案的框图 1）使用块读书的方法取指令。重新加入修改的指令Cache（I-Cache），将对SDRAM的读程序读书操作者按块展开。
只有在Cache错失时，由Cache通过EMIF对SDRAM展开块读书，每次读16个字节。 2）重新加入写出后数据缓冲区（WPB，WritePoSTBuffer），将数据总线上的催促开往WPB，由WPB对SDRAM展开块写出、读取裁并。 3）动态监测EMIF总线的利用率，块读书和读取裁并时使用对外开放的页策略，当总线利用率较低时，使用堵塞的页策略，当总线利用率很低时，将SDRAM转入休眠状态模式。 3采访SDRAM的低功耗设计 3.1使用块读书的I-Cache 对于程序总线的读操作者，根据程序的局部性原理，下一次要获得指令和当前要取所指的指令在空间上很有可能邻接，因此对于读书程序使用块读书的方法，每次读书一个块，而不是一个字，并使用对外开放的页策略，因此对同一讫的读写操作不必须额外的转录／重开操作者，可以较慢的已完成。
当指令放到片外存储器里时，可以将CPU最近用于的指令放到I-Cache中，鉴于提高整个系统的性能和低功耗设计的市场需求。DSP的I-Cache大小设计为8KB，还包括2块存储器，其结构完全相同，每一块结构如下： 1）数据队列，每个队列包括256行，每行16个字节。当I-Cache错失时，不会使用最近最多用于算法（LRU）更换掉最久时间没用于的行。
2）行有效地位队列，每行有一个行有效地位，一旦一行装进数据。就改置位该行有效地位。
3）标签队列，每一行有一个标签域，指出该行的数据的接续地址。当一行填充，适当的标签将存到该行的标签域中。
如果要取的指令字在I-Cache中（击中），I-Cache不会必要将其赠送给DSP。如果要取的指令字不出I-Cache中（错失），I-Cache不会通过EMIF从外部存储器模块加载4个32b的代码块。一旦这个指令字被写I-Cache中，就赠送给CPU。
本文关键词：嵌入式,DSP,访问,片外,SDRAM,的,低,功耗,设计,8868体育官网下载,DSP
本文来源：8868体育官网下载-www.lovebychelsea.com